首页
82问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
吉林省公务员快考试新的一年又要开始了，我们应该怎么有条理的复习呢
跟女友分手了，她的所有东西还都在我家里。她也不着急拿，我该给他扔了吗？
App Store 该如何切换地区？
压屏机是什么工作原理？现在哪家在做这个机器好些
为什么在有的地方搜不到CMCC-edu 无线网络?买的无线流量用不了
大学住宿费能退吗？
地下城打团不卡电脑需要什么配置。差不多就行
花开的又多又大用什么肥料？
吉林大学数学系研究生考试科目
怎样算工资,公司按每月27天为满勤，我干21天，应该怎样算，按月工资除30天还是除27天。
