verilog的并行语句会生成能同时执行的逻辑，计算机高级语言的并行语句除非通过分发到两个cpu上去，否则是不可以同时执行。verilog的顺序语句它生成的是对寄存器的相关逻辑，它在时钟的驱动下工作。高级语言的顺序语句本质是对cpu寄存器的相关操作。
