这是不推荐的用法，其实相当于:(但是非常不推荐这种语法格式。这样写只有FPGA能用。拿去跑Design compile一定会报error)always @（posedge clk or negedge rstn）if(!rstn) beginxxx <= yyyend
