FPGA课程设计，用verilog HDL实现伪随机序列发生器，要有程序，电路图和仿真模型。