首页
82问答网
>
verilog里面这个符号是干啥的啊？
verilog里面这个符号是干啥的啊？
2024-12-03 05:48:02
推荐回答（2个）
回答1：
这是VHDL语言，不是Verilog HDL。就是在例化模块时，连接商品。
回答2：
这里是端口映射，例化模块时做连接用的
还有一种是case语句“执行”作用。
相关问答
最新问答
脸上毛孔粗大怎么办，怎样可以收缩毛孔?
舌苔发白怎么回事？
求这种画风华丽的动漫图
想买个好看一点，比较适合听人声的蓝牙耳机，有推荐的吗？
乔洋 星弟 小贱 徐良 汪苏泷 KenT 类似的歌手都有谁?
高血压急性发作应如何急救？
佳能ir2120s 打印机 系统出错E019 怎么处理
比亚迪F6液晶屏不显示，是什么原因
打字时发现键盘12347890 不是小键盘 几个数字键不能用了，小键盘可以用，不知是什么原因谁知道啊 台式
我的脚大拇指的指甲两侧总是往肉里长，疼痛难忍,发炎了就流脓。
