怎样用74LS138实现三输入组合逻辑电路的设计?

2024-11-28 22:35:09
推荐回答(2个)
回答1:

二 译码器

常用的译码器有2-4译码器(74LS139)——2个输入变量控制4个输出端,3-8译码器(74LS148)——3个输入变量控制8个输出端,4-16译码器(74LS154)——4个输入变量控制16个输出端。

74LS138译码器得引脚图,逻辑图及功能表如下

74LS138的引脚图

用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表

无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚 ,任何时刻要么全为高电平1—芯片处于不工作状态,要么只有一个为低电平0,其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况,说明该芯片已经损坏。

当附加控制门的输出为高电平(S=1)时,可由逻辑图写出

由上式可以看出, 同时又是 这三个变量的全部最小项的译码输出,所以也把这种译码器叫做最小项译码器。

71LS138有三个附加的控制端 、 和 。当 、 时, 输出为高电平(S=1),译码器处于工作状态。否则,译码器被禁止,所有的输出端被封锁在高电平,如表3.3.5所示。这三个控制端也叫做“片选”输入端,利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把 作为“数据”输入端(同时 ),而将 作为“地址”输入端,那么从 送来的数据只能通过 所指定的一根输出线送出去。这就不难理解为什么把 叫做地址输入了。例如当 =101时,门 的输入端除了接至 输出端的一个以外全是高电平,因此 的数据以反码的形式从 输出,而不会被送到其他任何一个输出端上。

【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器,将输入的4位二进制代码 译成16个独立的低电平信号 。

解:由图3.3.8可见,74LS138仅有3个地址输入端 。如果想对4位二进制代码,只能利用一个附加控制端( 当中的一个)作为第四个地址输入端。

取第(1)片74LS138的 和 作为它的第四个地址输入端(同时令 ),取第(2)片的 作为它的第四个地址输入端(同时令 ),取两片的 、 、 ,并将第(1)片的 和 接至 ,将第(2)片的 接至 ,如图3.3.9所示,于是得到两片74LS138的输出分别为

图3.3.9 用两片74LS138接成的4线-16线译码器

式(3.3.8)表明 时第(1)片74LS138工作而第(2)片74LS138禁止,将 的0000~0111这8个代码译成 8个低电平信号。而式(3.3.9)表明 时,第(2)片74LS138工作,第(1)片74LS138禁止,将 的1000~1111这8个代码译成 8个低电平信号。这样就用两个3线-8线译码器扩展成一个4线-16线的译码器了。

同理,也可一用两个带控制端的4线-16线译码器接成一个5线-32线译码器。

例2. 74LS138 3-8译码器的各输入端的连接情况及第六脚( )输入信号A的波形如下图所示。试画出八个输出引脚 的波形。

解:由74LS138的功能表知,当 (A为低电平段)译码器不工作,8个输出引脚全为高电平 ,当 (A为高电平段)译码器处于工作状态。因 所以 其余7个引脚输出全为高电平,因此可知,在输入信号A的作用下,8个输出引脚的波形如下:

即与A反相;

其余各引脚的输出恒等于1(高电平)与A的波形无关。

在介绍地址译码器时,要求学生能够熟练掌握74LS138译码器真值表。为了便于学生记忆,把74LS138译码器真值表以表1的形式给出,强调对“使能”功能的理解,对译码输出值总结出“对角线”规律,便于学生记忆。

表1 74LS138译码器真值表

输 入

输 出

使 能

选 择

E3

/E2

/E1

C

B

A

/Y0

/Y1

/Y2

/Y3

/Y4

/Y5

/Y6

/Y7

1

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

0

1

1

1

1

1

1

1

0

0

0

1

0

1

1

0

1

1

1

1

1

1

0

0

0

1

1

1

1

1

0

1

1

1

1

1

0

0

1

0

0

1

1

1

1

0

1

1

1

1

0

0

1

0

1

1

1

1

1

1

0

1

1

1

0

0

1

1

0

1

1

1

1

1

1

0

1

1

0

0

1

1

1

1

1

1

1

1

1

1

0

其 他

X

X

X

1

1

1

1

1

1

1

1

在讲授存储器扩展时,结合图示加以解说(如图1)。重点分析 /CE、/OE、/WR、/PSEN、/RD、/WE等信号的连接。注意区分程序存储器和数据存储器/OE信号的连接,程序存储器连接CPU 的/PSEN信号;数据存储器连接CPU 的/RD信号。结合/OE信号的不同连接,再次强化学生对哈佛结构的理解。对于/WR信号,只有数据存储器才有,只读存储器(程序存储器)是没有的。

在分析存储器地址时,/CE信号为核心,采用逆向的方法进行分析。例如,分析IC1的地址,我们先假设IC1能够正常工作,那么IC1的/CE信号必须满足低电平的要求,与之相连的译码器74LS138的/Y0必须是低电平,对应表1,可以查出C、B、A三个地址输入端必须是0,0,0。与之相连的三根地址线P2.7、 P2.6、P2.5必须是0,0,0,P2.7、 P2.6、P2.5为CPU的A15、A14、A13三个地址线,这样,就可以确定IC1的地址。为了便于分析IC1的地址地址范围,给出表2。在表2 中列出了CPU的地址线和输出引脚的关系。强调片内地址线(连接到存储器上的地址线)的变化范围是从全0变化到全1,这样也就得到了这个存储器的地址范围。

回答2:

74ls138是3-8译码器,就是3个输入!!!要求什麼组合逻辑电路?