1、建立一个project,“file”--“new”--“project”--“pcb project”,建立好project后保存下,名称为xxx.PrjPCB。
2、将你修改的原理图和别人画的PCB添加至整个project中。鼠标选择“xxx.PrjPCB”,右键,选择“add existing to project”,选择你修改的原理图和那个PCB。
3、生成网表;“design”--“netlist for project”--“protel”。再执行“design”--“netlist for document”--“protel”。
4、根据原理图更新PCB,“design”--“update PCB document xxx.PrjPCB”,进入对话框后,点击“execute change”,就可以了。
5、更新后,将原有的无用的PCB布线去掉,将自己修改的部分元器件布局,布线即可。可以保留之前的布线。
creat netlist然后导入cadence
出网络表,再在Allegro里面导入就好了。
注意格式,网络表都是文本文档,打开了仔细点就没问题了