毕业设计，开题报告，谁能帮我翻译一段话啊（英译汉）

基于成功的WDDL的ASIC设计，我们决定去不断功率办法

为FPGAs.We要尽量减少能耗变化的直接结合和相互补充的电路。我们选择了从预充电差分逻辑执行方通道耐逻辑的FPGA实现。目前国家最先进的结果表明，主要的挑战这一安全逻辑风格是保持对称性之间的直接和互补双方的电路。保持这种对称性的FPGA需要精确控制的布局和布线的差分电路。一旦我们掌握了这一点，我们可以预期的结果要优于什么，可与ASIC的。

唯一的最佳方式，保持对称的网电路是照搬所有路由信息的原始电路。至于将显示后，其任务是维持这种控制的FPGA是非常困难的，但并非不可能。因此，我们必须分开执行安全电路的FPGA实现分为两大步骤：

我们呼吁这个办法一份修改和粘贴的方法，可以看出在设计流程中的图3.1.We开始编写我们的初步设计，绘图到FPGA.The起点是高级别寄存器传输级（ RTL级）设计，由我们将获得低级别的设计文件，无论是门级网表或表级网表，通过使用合成tools.After准备，我们开始变革的低水平design.During改造，预逻辑将插入在小学inputs.If的网表是不是已经在LUT的格式，我们将其转换为表格式，在这个阶段。改造后的第一步，我们获得precharged design.We然后通过设计通过我们的对称路由技术生产的最后设计。
最后的设计方案将结合两个模块：真模块，或直接模块，是我们precharged设计改造后的一步; Falsemodule ， orcomplementarymodule ， istheduplicatedmodulethatwillcompensate耗电量的直接模块。因为这两个模块的相同路由模式，过渡真正模块区分过渡虚假模组，完整的电路似乎不断能耗。由于耗电量是不相关的内部数据活性以下各节将讨论变革做在第1步和diffierent路线，我们可以考虑到precharged逻辑在第2步。