一样的调用，我们大学学的都是VHDL tas moduel_name （ reset(), clk(), data(), flag(), up() ); 注意前面的“点”，和后面的“逗号” 基本主流的软件都会编译通过请教verilog 怎么调用VHDL，
